### FPGA et ETHERNET

Patrick Nayman

# Introduction

- Réaliser une connexion rapide entre un FPGA et un système hôte avec ETHERNET à 10-100-1000 Mbits (vitesse réelle).
- Avantages
  - Rapide
  - Possibilité d'un câble relativement long
  - Full duplex
  - Debugger gratuit TCPDUMP (linux) , WireShark (Windows)
  - Mise en œuvre relativement facile
- Peu de ressources FPGA nécessaires :
  - 2200 LE (Logic Element)
  - <= 8 M9K (Memory block)</p>

### Les Composants

- FPGA ALTERA série Cyclone (Stratix également)
- Basé sur un core GEDEK UDP (société ALSE)
  - Restriction : nécessite une liaison point à point (pas de collision)
- Nécessite 2 composants externes :
  - Ethernet PHY (sérialiseur) par exemple MARVELL 88E1119R
    - Connexion au FPGA par interface MII (Media Independent Interface) et GMII (Gigabit Media Independent Interface)
  - Non compatible avec les anciens PHY/MAC
  - Transformateur (peut être inclus dans la prise RJ45)



# **Connexion Réseau**

### **Network Connections**



### Stack Connections



### **Encapsulation of Application Data**



### Application

Transport (TCP or UDP)

#### Internet

Link

UDP (User Datagram Protocol) : simpler messaging transmissions TCP (Transmission Control Protocol): more complex protocol *reliable* transmission when collisions

# Implémentation

- Utilisation d'UDP (standard de transmission) à la place de TCP
  - Faibles ressources utilisées: low cost FPGA (~30€)
  - Plus rapide
- Possibilité de re-programmer le FPGA par ETHERNET
- 100Mbits or 1Gbits/s (cuivre)

### L'Interface globale



### Le circuit Marvell 88E1119R



### L'Interface FPGA-Marvell

Ce qui entre et sort du FPGA

• Attention interface en 2.5V

#### En provenance du MARVELL

Vers le MARVELL

	elinkD─	UDP Interface -I/0 2.5V	
Clock reconstruite (125MHz)	erx_clkD—	E/ersi_ii	
Détection de collision	erx_colD−	– <mark>D</mark> egtx_clk	Clock pour gigabit (125MHz)
Détection de porteuse	erx_crs⊡–	-Demdc	Management Interface Clock (1MHz)
Data reçue (8 ou 4 bits)	erx_d(7:0) <b>D</b> —	- emdio	Management Interface I/O Bidir
Data Valid	erx_dv⊡—		
Erreur détectée sur le câble	erx_err⊡–	-Detx d(7.0)	Data à envover (8 ou 4 bits)
Clock reçue (25MHz)	etx_clk⊡—	–⊡etx_dv	Data Enable : etx_d valide

erx\_d/etx\_d :

8 bits en 1000Mbps 4 bits en 10-100Mbps

# Exemple de Projet



- MII : Media Independant Interface
- MAC : Media Access Control
- UDP : User Datagram Protocol
- ICMP : Internet Control Message Protocol
- ARP : Address Resolution Protocol

Interface FPGA/ETHERNET

# Les Modules disponibles dans l'IP

- Banc de registres internes (16x32 bits) (pas ETHERNET)
- Banc de registres (256x32 bits) (ETHERNET)
- UART Virtuelle (Permet d'envoyer des chaines de caractères et remplacer RS232, ...CAN, I2C...
- Une interface données 32 bits
- Une interface de programmation de la PROM EPCS

### Banc de registres internes (16x32 bits)

### • Permet de programmer (ou lire) :

- FPGA Board MAC Address
- Destination MAC Address
- Destination IP Address
- Etc.
- Accessible uniquement par les signaux (fournis par le GEDEK):

-	interface register	
_	Cpu_Sel	: in STD_LOGIC;
_	Cpu_R	: in STD_LOGIC;
_	Cpu_W	: in STD_LOGIC;
_	Cpu_Ad	: in STD_LOGIC_VECTOR(3 downto 0);
-	Cpu_Wdata	: in STD_LOGIC_VECTOR(31 downto 0);
_	Cpu_RData	: out STD_LOGIC_VECTOR(31 downto 0);
_	Cpu_WaitRequest	: out STD_LOGIC;

### L'interface de données

REF\_UserRxUDP\_Sop : Out REF\_UserRxUDP\_Eop : Out REF\_UserRxUDP\_Dav : Out REF\_UserRxUDP\_Data: Out REF\_UserTxUDP\_Busy: Out REF\_UserTxUDP\_Sop : in REF\_UserTxUDP\_Eop : in REF\_UserTxUDP\_Dav : in REF\_UserTxUDP\_Data : in REF\_UserTxUDP\_Data : in

Std\_logic;--- Flag indicating a new frame, Rx sideStd\_logic;--- Flag indicating a end of frame, Rx sideStd\_logic;--- Flag indicating that data is valid, Rx sideStd\_logic\_vector(31 downto 0); -- Data, Rx sideStd\_logic;-- Signal indicating that the Gedek IP is readyStd\_logic;-- Flag indicating a new frame, Tx sideStd\_logic;-- Flag indicating a end of frame, Tx sideStd\_logic;-- Flag indicating that data is valid, Tx sideStd\_logic;-- Flag indicating that data is valid, Tx sideStd\_logic\_vector(31 downto 0);-- Data, Tx sideStd\_logic\_vector(15 downto 0);-- PN

### Interface EPCS (PROM de programmation)

Pour la partie Hardware :

1- Dans le FPGA définir les pins suivantes et les connecter à top\_dbm.vhd

PROM (LVTTL)	
epcs_data D−	-Depcs_dclk
	-Depcs_ncs
	-Depcs_asdl

2- Dans QUARTUS : Settings/Assignments/Device and Pin Options/Dual-Purpose Pins

- Data[0] Use as regular I/O
- Data[1] Use as regular I/O
- DCLK Use as regular I/O
- Flash\_nCE/nCS Use as regular I/O

### Les différents VHDL pour l'IP GEDEK

- Un ensemble de petits programmes est nécessaire :
  - top\_dbm.vhd fait appel aux programmes suivants :
    - fdiv.vhd
    - epcsprog.vhd
    - phyregwrite.vhd
    - phyadd.vhd
    - cnt\_max.vhd
    - epcs.vhd
    - eth\_miim\_beh.vhd (pour la simulation)
    - Gedek\_2010.01\_beh\_hotfix.vhd (pour la simulation)
    - gedek\_2010.01.vhd (pour la synthèse)



### Les Signaux

Flot : Start of Protocol, Data/Data Valid, End of Protocol

#### En lecture ETH vers FPGA



#### En écriture FPGA vers ETH

		ļ	
🏧 UserSdState	sidle		Xsending Xsend Xsidle
™ ACCF_Clk	0		
☎ RefUserTx_Busy	0		
₩ RefUserTx_Dav	0		
₩ RefUserTx_Eop	0		
■ RefUserTx_Sop	0		
∃ ª ACCF_Q	ممممممم		
		1	

# Exemple : Hardware (1)

- La génération d'horloges : utiliser une PLL pour les horloges utilisateurs et pour l'IP



On peut utiliser PLLLocked pour faire un Reset :

Resetb <= not PLLLocked;

## Hardware : top\_dbm.vhd (2)



### Comment se connecter ETH vers FPGA (1)



### Comment se connecter FPGA vers ETH (2)



### Comment se connecter FPGA vers ETH (3)

Exemple de machine d'états (VHDL) à utiliser :



RdReq <= '1' when (UserSdState=sSending) and FifoTx\_Empty ='0' and RefUserTx\_Busy='0' else'0';

# Modification des adresses ETH (1)

- Changement d'un GENERIC dans top\_dbm

```
iGedek : Entity work.gedek
Generic Map (
gFeatures => "'HkZ+B<-Bm[$2&8TnF).3~iuGDB:?<)?v>%/nAy^e2[D(iOc67VJOr,;tKe9g&,{g",
gMACAddress => x"0007EDA1B2C4", -- Default GEDEK MAC Address is 00:07:ED:A1:B2:C4
gIPAddress => x"C0A80112", -- Default GEDEK IP Address is 192.168.1.18
Debug => Debug
)
```

# Modification des adresses ETH (2)

- Ecriture dans le banc de registres internes par le port CPU

Address	Functionality	Access	Reset Value
0x00	FPGA Board MAC Address (32 LSB)	R/W	Generic Dependent
0x01	FPGA Board IP Address	R/W	Generic Dependent
0x02	Destination MAC Address (32 LSB)	R/W	0x66322E2A
0x03	Destination MAC Address (16 MSB)	R/W	0x00000019
0x04	Destination IP Address	R/W	0xC0A801CF
0x05	Reserved	N/A	N/A
0x06	Reserved	N/A	N/A
0x07	Reserved	N/A	N/A
0x08	Status Register	R/W	0x0000000
0x09	Version Register	R	Ox <ver></ver>
0x0A	Virtual Uart Link UDP Port Number	R/W	0x00000017
0x0B	Reserved	N/A	N/A
0x0C	Reserved	N/A	N/A
0x0D	Reserved	N/A	N/A
0x0E	Reserved	N/A	N/A
0x0F	Reserved	N/A	N/A

# Les contraintes de timing

- Le core Ethernet ne fonctionnera pas sans contraintes de timing !
- 2 cas selon la version de QUARTUS
  - Avant la version 10 : spécification des contraintes dans le fichier .qsf et selon les cas l'utilisation de TimeQuest est possible.
  - A partir de la version 10 : spécification des contraintes dans le fichier .sdc (« Synopsys Design Constraint », utilisation de TimeQuest).

# Pour simuler !

- 2 fichiers txt : input et output
  - Input définit les commandes ETHERNET
  - Output donnera le résultat de la simulation

# Exemple de input.txt

# Wait Delay: The provided integer is the waiting time in us

```
#
```

```
S 2
```

# Ping Frame -> Command is 'P'

# First Parameter is the IP of the ping sender (here source ip is c0.a8.01.00 = 192.168.1.0)
# Second Parameter is the target IP (here destination ip is c0.a8.01.17 = 192.168.1.23)
#

```
P c0a80100 c0a80117
```

# Data Frame -> Command is 'D'

# The 'D' command is followed by the destination port then the origin port in decimal !! # The Frame content is provided on the same line with always 8 hexa. digits (ie 0 => 00000000) #

# CNTRLNectarReg

#

D 04D2 4096

AAAAAAA 00007E3E 00000001 0000002 00000003 00000004 00000005 AAAAAAAA

### Exemple de output.txt

0D 0A 47 45 44 45 4B 20 2D 20 44 65 66 61 75 6C 74 20 20 28 63 29 20 32 30 30 39 20 41 4C 53 45 2E 46 52

@11977.502 ns => Data Frame to 192.168.1.207:1200 BBBBBBB 0000EE10 EDA1B2C4 C0A80112 66322E2A 66320019 C0A801CF C0A801CF BBBBBBBBB

@15292.502 ns => Data Frame to 192.168.1.207:1200 AAAAAAA 0000CCC3 C0A80112 00000001 AAAAAAAA

### Cas du script qsf

# -- Global Clock, Fmax & Timing constraints set instance assignment -name GLOBAL SIGNAL "GLOBAL CLOCK" -to Clock set global assignment -name fmax requirement 66MHz set global assignment -name FMAX REQUIREMENT "125 MHz" -section id rx clk set instance assignment -name TCO REQUIREMENT "10 ns" -from \* -to gtx clk set instance assignment -name MIN TCO REQUIREMENT "9 ns" -from \* -to gtx clk set instance assignment -name FAST OUTPUT REGISTER ON -to gtx clk set instance assignment -name TCO REQUIREMENT "10 ns" -from \* -to tx \* set instance assignment -name FAST OUTPUT REGISTER ON -to tx d\* set instance assignment -name FAST OUTPUT REGISTER ON -to tx err set instance assignment -name FAST OUTPUT REGISTER ON -to tx dv set instance assignment -name CLOCK SETTINGS rx clk -to rx clk set instance assignment -name TH REQUIREMENT "0 ns" -from \* -to rx \* set\_instance\_assignment -name TSU\_REQUIREMENT "3 ns" -from \* -to rx \* set instance assignment -name FAST INPUT REGISTER ON -to rx d\* set instance assignment -name FAST INPUT REGISTER ON -to rx err set instance assignment -name FAST INPUT REGISTER ON -to rx dv

# A propos du script sdc (TimeQuest)

- TimeQuest est un outil puissant qui demande un peu d'investissement...
  - Nécessité de contraindre toutes les E/S du design.
  - Assure un routage fonctionnel.

### Cas du script sdc

#### # Constrain MAC network-side interface clocks

create clock -period "125 MHz" -name gedek tx clk [get ports etx clk ] create clock -period "125 MHz" -name gedek rx clk [get ports erx clk ] create clock -period "125 MHz" -name gedek rx clk virtual create generated clock -name {gedek gtx clk} -source [get ports {erx clk}] [get ports {egtx clk}] set false path -from [get clocks \$Clock125MHz] -to [get ports {egtx clk}] # Cut the timing path betweeen unrelated clock domains set clock groups -exclusive -group {gedek gtx clk} -group {gedek tx clk} -group {gedek rx clk} set clock groups -exclusive -group {gedek\_rx\_clk} -group {gedek\_gtx\_clk} -group {gedek\_tx\_clk} set clock groups -exclusive -group {gedek tx clk} -group {gedek rx clk} -group {gedek gtx clk} set clock groups -exclusive -group [gedek rx clk] -group [get clocks \$Clk66] #\*\*\*\*\*\*\*\*\* # GMII - RX #\*\*\*\*\*\*\*\*\* set max delay -from [get clocks {gedek rx clk virtual}] -to \* 0 set min delay -from [get clocks {gedek rx clk virtual}] -to \* 0 set input delay -clock gedek rx clk virtual -max [expr 0.0 - \$ETH GMII RX Tsetup] [get ports {erx d[\*] erx dv}] set input delay -clock gedek rx clk virtual -min [expr \$ETH GMII RX Thold] [get ports {erx d[\*] erx dv}] set input delay -clock fall -clock gedek rx clk virtual -max [expr 0.0 - \$ETH GMII RX Tsetup] [get ports {erx d[\*] erx dv}] add delay set input delay -clock fall -clock gedek rx clk virtual -min [expr \$ETH GMII RX Thold] [get ports {erx d[\*] erx dv}] -add delay

### Etc.

### CONCLUSIONS