

JEAN.

Les développements techniques actuels du LPNHE concernent un système d'acquisition (CHADAC), une table holographique, des tubes à dérive qui doivent équiper le détecteur extérieur de DELPHI auprès du LEP.

Le laboratoire participe à l'évolution de l'enseignement et de la

C H A D A C

J.P. Denance, J.P. Huppert, P. Nayman, M. Rivoal.

Le but de **CHADAC** est de définir une projection sur l'avenir de la politique microinformatique du LPNHE (en liaison avec les évolutions techniques des autres laboratoires : CERN, DESY...).

Dans l'étape actuelle **CHADAC** répond déjà à un certain nombre de besoins des utilisateurs.

CHADAC et SUPER CHADAC

CHADAC est un système d'acquisition modulaire (modularité horizontale et verticale). Une unité autonome constitue un véritable micro ordinateur 16 bits. La carte processeur conçue et réalisée au laboratoire (microprocesseur 16 bits INTEL 8086 et coprocesseur numérique INTEL 8087) est le coeur de l'unité **CHADAC**. L'unité **CHADAC** peut être composée au maximum de 8 cartes (modularité verticale) suivant les besoins des utilisateurs, mémoires, carte d'interface générale (étude et réalisation au laboratoire) contrôleur de disquette etc...

de système de développement ou de cross-compileur. IRMx86.V4 permet d'appeler un compilateur et d'écrire des programmes directement sur les unités CHADAC autonomes.

Les différents programmes sont sauvegardés, au niveau de chaque CHADAC, sur une double unité de disques simples !

En outre la connexion CHADAC - CDC - Centre de Calcul (CCPN) est réalisée via INTERCOM. Cette facilité permet à partir de CHADAC de créer des fichiers directement sur CDC (par exemple vidage d'une disquette de données etc...).

4. Réalisation au LPNHE

Les cartes d'interface et processeurs suivantes sont réalisées au LPNHE :

- carte processeur (INTEL 8086-8087) version 3, (version 4 opérationnelle septembre 82).
- carte interface parallèle 16 bits d'usage générale.
- contrôleur CHADAC/CAMAC (gestion d'un châssis et de dérivées de branches).

- interface CHADAC/CAMAC (interface compatible EUR6500, couplée avec un contrôleur de châssis type CCA-2).

- carte de visualisation du bus CHADAC en face avant.

- carte mémoire à double accès (en cours de réalisation).

- carte processeur d'entrée/sortie (étude)

AN ORIGINAL APPROACH TO DATA ACQUISITION : CHADAC

HUPPERT-NAYMAN-RIVOAL- LPNHE-PARIS (FRANCE).

ABSTRACT

Many labs try to boost existing data acquisition systems by inserting high performance intelligent devices in the important nodes of the system's structure. This strategy finds its limits in the system's architecture. The CHADAC project proposes a simple and efficient solution to this problem, using a multiprocessor modular architecture. CHADAC main features are :

a- Parallel acquisition of data : CHADAC is fast ; it dedicates one processor per branch ; each processor can read and store one 16 bit word in 800 ns.

b- Original structure : each processor can work in its own private memory, in its own shared memory (double access) and in the shared memory of another processor (this feature being particularly useful to avoid wasteful data transfers). Simple and fast communications between processors are also provided by local DMA'S.

c- Flexibility : each processor is autonomous and may be used as an independent acquisition system for a branch, by connecting local peripherals to it. Adjunction of fast trigger logic is possible.

By its architecture and performances, CHADAC is designed to provide a good support for local intelligent devices and transfer operators developed elsewhere, providing a way to implement systems well fitted to various types of data acquisition.